PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-113606

(43)Date of publication of application: 25.04.1990

(51)Int.CI. H03B 5/32

(21)Application number: 63-265865 (71)Applicant: OLYMPUS OPTICAL CO LTD

(22)Date of filing: 21.10.1988 (72)Inventor: KODAMA SHINICHI


MIZOBUCHI KOJI KURIBAYASHI MASAO

(54) OSCILLATING CIRCUIT

(57) Abstract:

PURPOSE: To lower the current consumption and to obtain an oscillating circuit with the fast rise time by adding a very little digital circuit to the oscillating circuit having a piezoelectric element at a feedback circuit.

CONSTITUTION: The section between the input output edges of a CMOS inverter circuit is connected by a feedback circuit 2, the feedback is applied from the output terminal of an amplifying circuit 1 through a piezoelectric element 5 to an input terminal and an oscillating action is executed. Here, a current limit element 3 inserted into a connecting path to the power source of the oscillating circuit and a control circuit 4 to generate the output when the oscillating action is stabilized are provided and the output of the control circuit 4 is received and the value of the current limit element 3 is switched. At the time of inputting the power source, the output impedance of the CMOS inverter circuit is switched to a low



impedance and after a stable action, it is switched to a high impedance. Thus, at the time of inputting the power source, the oscillating circuit current as per ordinary is conducted, the rise time of the oscillation output is shortened, and at the time of the stable action, the action is executed by a micro current and the current consumption can be saved.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

⑩日本国特許庁(JP)

① 特許出頭公開

@ 公開特許公報(A) 平2-113606

∰Int. Cl. ⁵

識別配号

庁内签逗番号

⊕公開 平成2年(1990)4月25日

H 03 B 5/32

D 7922-5 J

等査請求 未請求 請求項の数 2 (全8頁)

9発明の名称 発振回路

②特 願 昭63-265865

②出 願 昭63(1988)10月21日

電発明者 児玉

晋 一 東京都渋谷区域

東京都渋谷区層ケ谷 2 丁目43番 2号 オリンパス光学工業

四旁 明 者 溝 渕 幸

東京都渋谷区橋ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

株式会社内

⑫ 希明 者 栗 林 正 雄

東京都波谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

②出 願 人 オリンパス光学工業株

式会社

四代 理 人 弁理士 藤川 七郎

東京都渋谷区橋ケ谷2丁目43番2号

明 紅 和

1. 発明の名称

免疑问路

2. 特許請求の範囲

(I) CMOSインバータ回路の出力端子から入力 端子へ圧電楽子を介して帰還をかけ、免援動作を 行わせるようにした発展回路において、

上記浄版回路の電源への接続路中に介押された 電流制度業子と、

上記浄景回路の発展動作が安定したと判断されるときに出力を発する制御回路と、

を有し、上記領御回路出力を受けて上記式流詞 限業子の値を切換えることにより、CMOSイン パータ回路の出力インピーダンスを電源投入時は 低インピーダンスに、上記安定動作後は高インピ ーダンスに切換えるようにしたことを特徴とする 発援回路。

(2) 上記制師回路は、電源投入時から発展回路の 発援動作が安定するまでの時間の経過後、出力を 発する計時回路からなる諸京項1記載の発生回路。

3. 発明の詳細な説明

[産業上の利用分野]

本鬼明は発展回路、遅に詳しくは高い周波数安定度と、少ない消費電流と、早い立上がり時間が 要求されるシステムに用いられる発展回路に関する。

[従来の技術]

一般に、圧蔵衆子を用いた発展回路は、周辺温度や電氣電圧が変動した際の発展周波数の安定度や消費電流特性がCR発展回路に比して優れている。しかし、立上がり時間は略1桁延いのが過解である。このような圧電素子を用いた発表回路におり頭に消費電流を確認できることにより更に消費電流を確認できることがかった発展回路では、CMOSインバータを指成するP-MOSのソースとで通過にそれぞれではいる。のソースと接地との間にそれぞれでは、成するP-MOSのソースと接地との間にそれぞれでは、成業子としての低流を入れることが行なわれている。また電源電圧を下げることによっても、発表

- 1 -

- 2 -

阿路の消費電流を抑制することができる。

[発明が解決しようとする課題]

ところで、発掘回路の消費電流を少なくするために、発掘回路内に電流制限業子を用いる場合、電郵を投入してから発展勢力が立上がるまでの時間は電流制限業子を入れない場合より、かなり退くなるという問題がある。また、発展回路の電源で生を下げることにより消費者流を少なくする場合には、発展回路部分だけ別電波を設置する必要があり、大変複雑になる。

そこで本発明の目的は、上述の問題点を解消し、 消費地流を下げ、且つ立上がり時間の早い発援回 数を提供するにある。

[課題を解決するための手段および作用]

本売明の発援回路は、その概念を第1図に示すように、CMOSインバータ開路の人出力端間を 帰退回路2で独稼してなる増幅開路1の出力端子 から入力端子へ圧電素子5を介して帰還をかけ、 発援動作を行わせるようにした発援回路において、

上記発展回路の進展への接続路中に介押された

- 3 **-**

いる。

上記CMOSインパータ回路20の入出力端子間に接続された帰還抵抗15と、CMOSインパータ回路20の出力端にその一端が接続された保護抵抗16の他端とグランド端子間に接続された周波数部度用コンデンサ42と、CMOSインパータ回路20の入力端とグランド端子間に接続された周波数部度用コンデンサ41とは上記第1図に示す機全図における帰還回路2を構成している。

上記P-MOS 21のソースと電流流子間に直列に接続された抵抗11。12と、N-MOS 22のソースとグランド端子間に进列に接続された抵抗13。14とは上記第1図に示す概全図に だける電流測段大子3を構成している。そして、上記抵抗11。12、13、14の各抵抗道ス11。 R₁₂、R₁₃、R₁₄の間には下記の関係式が成立するようになっている。

電流制限者子3と、

上記宛裏回路の発展動作が安定したと何斯されるときに出力を発する制力同路4と、

上記制御団路4の出力を受けて上記地流制製業子3の値を切換えることにより、CMOSインパータ回路の出力インピーダンスを出製投入時は低インピーダンスに、上記安定動作後は落インピーダンスに切換えるようにしたことを特徴とするものである。

[実施河]

以下、図面を参照して本免明を具体的に受明する。第2図は本発明の第1支流例を示す発養同路の回路図である。図において、それぞれのソースが互いに結構されたP-MOS21とN-MOS22とはСMOSインバータ回路20を形成し、各ゲートが接続されて入力端子となり、ソースが出力端子となっている。そして、P-MOS21のバックゲートは弦圧VDDが印加されている電波流子に接続され、N-MOS22のバックゲートは接地レベルを与えるグランド端子に接続されて

- 4 -

上記CMOSインバータ回路20の出力端に、 入力噴が接続され、同インパータ回路20の出力 信号を波形整形してクロックパルスを形成するパ ッファ25と、飼パッファ25の出力端にクロッ ク入力端CKが接続され、Q出力端をD入力端に 接続することによりパイナリカウンタとして動作 するD型フリップフロップ(以下、DFFと略記 する) 31と、前段のDFFの互出力端にクロッ ク入力場CKが接続され、上記のDFF31と同 じようにパイナリカウンタとして動作するDFF 32.33.35と、同DFF35のQ出力と後述す るDFF36の可出力とのナンドをとって同DF F36のD入力とする2入力ナンドゲート26と、 上記DFF31のQ出力端にクロック入力増CK が接続され上記ナンドゲート26と協調して上記 DFF35の信号をラッチするDFF36と、闘 DFF36のQ出力端に制御人力増が接続された アナログスイッチ23、24とは上記第1図に示 す概念図における制御回路4を構成している。そ して、上記アナログスイッチ23, 24は、上記

DFF36のQ出力線が "L" レベルのときアクティブとなり、アナログスイッチ23で抵抗12の、アナログスイッチ24で抵抗13の、それぞれ両端がショートされるように接続されている。

上記CMCSインパータ回路20の入力為に接続されたオッシンータ場子OSC1と、保護抵抗16と網波致補償用コンデンサ42との接続点に接続されたオッシレータ囃子OSC2との測に、前記第1図の概念図に示す圧電素子5としての水晶振動子10が接続されている。また、上記DFF31、32、33、35、36の各リセット場下PORは、電源端子とグランド端子間に接続されているパワー・オン・リセット回路の市点に接続されたパワー・オン・リセット回路の市点に接続されている。

このように構成された本第1支施例の動作を、第3図に示すタイミングチャートを参照して説明する。第3図(a) に示すように電域電圧V_{DD}が供給されると、上述のパワー・オン・リセット回路

- 7 -

で発張がスタートすることになり、従って免疫出 力が定常値に達するまでの立上がり時間が少なく なる。

CMOSインパーク回路20で発掘された復分は、パッファ25を介してクロックパルスとしてDFF31に印加されて、その周波数が1/2に分類され、以下同様にDFF32。33。35で更に分周される。ところで、DFF36は、そのD入力端がナンドゲート26の出力信号によりしたルベルに保持されたままなので、そのクロック人力増に保持されたままなので、そのクロック人力増に保持されたままなので、そのクロック人力増に保持されたままなので、そのクロック人力増に保持されても応動せず、そのQ出力増する信号が印加されても応動せず、そのQ出力増する信号が印加されても応動せず、そのQ出力に対する個子が印加されても応動せず、そのQ出力に対するので、上記アナログスイッチ23。24はオン状態を保持しているから、CMOSインパーク回路20の出力インピーダンスのままである。

今、DFF35が初欧のDFF31から数えて π 取目とすると、2⁽ⁿ⁻¹⁾ 週目のクロックパルス

のコンデンサ44時の電位、即ちパワー・オン・ リセット第子PORの電位は、第3図(i) に示す ように瞬間的に接地電位となり、ついで抵抗18 の抵抗値とコンデンサ44の容量重の粒で定まる 時定数に応じて、曲線』。のように電磁電圧 V pa まで指数函数的に上昇する。このパワー・オン・ リセット塩子PORの常位が上述のように異間的 に "し" レベルになることにより、各DFF31. 32. 33, 35, 36はすべてそのリセット場 Rが"L"アクティブとなるので、リセット状態 となり、そのQ出力端は全て"し"レベルとなる、 DFF36のQ出力端が"L"レベルとなると、 アナログスイッチ23, 24がオンし、これによ って上記(1) 式に示す高抵抗値の抵抗12.13 の両端を垣籍するから、電流制限素子3 (第1図 **参照)が低い抵抗値の抵抗11、14のみとなり、** CMOSインパータ回路20(第2図参照)の出 カインピーダンスが低インピーダンスとなる。従 って、同インパータ回路20は、電源投入時には 通電電流が増大し、その電流増幅率が大きい状態

- 8 -

が印加される時期 t , になると、第3図(e) に示 すようにDFF35はリセット状態からセット状 態に変る。従って、DFF35のQ出力端が『H『 レベルとなり、夏出力増が"む"レベルとなる。 すると、ナンドゲート26の出力増、つまりDF F36のD入力増が"丑"レベルとなるから、次 のクロックパルス、つまり(2⁽ⁿ⁻¹⁾ +1) 個目 のクロックパルスが印加される時刻tgになると、 その立上がりに同期してDFF36かリセット状 趣からセット状態に移行し、そのQ出力端が、第 3図(c) に示すように "L" レベルから "H" レ ベルになる。すると、アナログスイッチ23,24 の制御入力増がノンアクティブの『日』レベルと なることにより、アナログスイッチ23, 24が オフし、抵抗12, 13の短絡が解除される。従 って、P-MOS21のソースと電道端子間に低 抗11, 12が、またN-MOS22のソースと グランド増子間に抵抗13,14がそれぞれ違列 に接続されることになる。これによって、電流線 **歴素子3 (第1 図参照) の位が前記(1) 式に示す**

– 9 –

有低端に戻ることになる。そこで、CMCSイン パータ回路20(第2図参照)は、その出力イン ピーダンスが高インピーダンスになって通常電流 が減少し、定常勤作時に移行して発掘を継続する ことになる。なお、上記DFF36は、第3図 (c) に示すようなセット状態に移行した後は、そ の可出力端の"し"レベルがナンドゲート26の 他方の入力場に加えられることにより、そのロス 力端が"丑"レベルとなり、一度電源をオフして 再度電源を投入しない限りセット状態を保持、つ まりラッチされる。これによって、この発展回路 は、電源投入時には、通信通りの発援回路電流を 通常することにより発掘出力の立上がり時間を短 箱しながら、安定動作時には筬小電流で動作させ て消費電流の節減を図ることができる。そして、 電影投入時から安定動作時に移行する時間が制御 回路4で規定されることになる。

第1 後は、区分1.2に示すような制御回路4 (第1 図参照)を有しない従来例の発援回路と、 区分3に示すような電流制展案子3,制御回路4

- 11 -

第4回は、本発明の第2実施例を示す発援回路である。この第2実施例において、上記第1実施例と大きく異なる点は、電流制限業子3(第1図書照)として抵抗11~14に代えて、MOSトランジスタの飽和領域の定電流特性が異なるPーMOSをよびNーMOSを各2個使用した点と、制御回路4(第1図書級)による電源投入時から文定動作時への切換を、クロックバルスのカウント動作に代えてCR時定放回路の設分時間によった点とである。なお、以下の第2実施例においては、上記第1実施例における構成部材と全く同一の構成部材については、同一の符号を付すに止め、その説明を省略する。

電放電圧VDDが与えられている電視端子とP-MOS21のソースとの間に並列に接続されたP-MOS53、54と、N-MOS22のソースと接地レベルを与えるグランド端子間に並列に接続されたN-MOS55、56とは、第1図に示す概念図における電流制限素子3を構成している。これらのP-MOS53、54およびN-MOS

を有する本実施別の発張回路とにおけるその消費 電流と立上がり時間を電製電圧V_{DD}=6V 発張 関数数=32KH2で実調した結果を示したもの である。

第 】 妻

区分	1231173	NUEN+	消费电流	立とがり時間
1	無	郑	哥数十 u A	数音ssec
2	有	**	数 u A	∯ sec
3	有	有	£X μA	数日ases

上記第1表から明らかなように、電流制限案子3や朝知回路4を有さない区分1の発援回路における消費電流百数十4Aを頑越しようとして、電流割限業子3を介揮すると、区分2に示すように消費電流は略2桁改善して数4Aになるが、発援出力の立上り時間が数百ミリセカンドから数秒に増大してしまう。そこで、区分3に示すように、電流制度業子3や制御回路4を使用する本実施別によれば、立上り時間を区分1と同じ数百ミリセカンドに収めながら、消費電流は区分2と同じ数4Aに施速することができる。

- 12 -

55.56は、その助和領域における電流能力を 1_{53} 1_{54} 1_{55} 1_{56} としたときに、各MOS FETの電流特性の脚に下式が成立するように改定されているものとする。

バッファ25と、DFF31,57,36と、 2入力ナンドゲート58,26と、ヒステリシス 幅を有するバッファ59と、抵抗18,コンデン サ44からなるパワー・オン・リセット回路と、 可変抵抗51,コンデンサ52からなる立上り時 間割整用時定数回路とは前記第1図に示す概念図 における銅鐸回路4を構成している。

上記の立上り時間調整用時定数回路を形成する 可変抵抗51とコンデンサ52の接続点は、立上 り時間モニタ端子CMおよびシュミットトリガ河 路等で形成されたヒステリンス概を育するバッフ ァ59を介して、同バッファ59の出力信号を一 度ラッチするDFF57のD入力端と第1の2入 カナンドゲート58の一方の入力端に接続されて いる。この第1のナンドゲート58は、1数のチャックキラーとなり上記DFF57のノイズチェックを行なうもので、その他方の入力場には上記DFF57のQ出力端が接続され、同ゲート58の出力端は第2のナンドゲート26の一方の入力端に接続されている。この第2のナンドゲート26の出力端はDFF36のD入力端に接続され、同DFF36のQ出力端はP-MOS53とN-MOS55の、また互出力端はP-MOS53とN-MOS56の、それぞれのゲートに接続されている。

このように構成された第2変強調の動作を第5 図のタイミングチャートを用いて説明する。電源 地圧VDDが印加されると、第5図(b) に示すよう に、パワー・オン・リセット回路により各DFF 31.57.36はリセット状態となるから、そ のQ出力端は全て"し"レベルとなる。従って、 DFF36のQ出力端の"し"レベルにより、P ーMOS54がオンし、N-MOS55がオフと なり、頁出力端の"H"レベルにより、P-MO

- 15 -

レベルとなるが、同DFF57はそのクロック入 力造CKにアクティブ入力がないのでリセット状 煙を保持している。時刻tgになると、DFF31 のQ出力矯が、第5図(e) に示すように、『H『 レベルから"L"レベルとなり、従って頁出力遠 が、"讠"レベルから"彐"レベルに変るアクテ ィプ入力となって上記DFF57のクロック入力 端CKに印加される。すると、同DFF57はそ のD入力端の"H"レベルを読込んでそのQ出力 端が、第5図(f) に示すように、『H』レベルと なる。つまり、立上り時間調整用時定数回路の出 力は号をラッチしたことになる。そこで、第2の ナンドゲート58は、その両入力増とも"出"レ ベルとなるから、出力端が"し"レベルとなり、 これによって第1のナンドゲート26の出力増、 つまりDFF36のD入力端が"H"シベルとな る。次いで、時刻tsになって、DFF31のQ 出力端が"し"レベルから"耳"レベルに変ると、 DFF36は、そのD入力増の"丑"レベルを数 込むので、そのQ出力場は、第5図(g) に示すよ

S53がオフし、N-MOS56がオンとなる。この電源投入時にオンするアーMOS54とN-MOS55は、上記(2) 式のようにその型和領域における電流能力がアーMOS53やN-MOS53よりはるかに大きく設定されているので、CMCSインバータ回路20への通常電流が大きくなり、発張回路の立上りも早くなる。

ところで、可変低抗51とコンデンサラ2から形成されている立上り時間調整用時定数何盛の時定数は、同可変低抗51を調整することにより上記の発援回路の立上り時間に感等しく設定されているので、上途の発援回路の発援出力の電位が、第5図(c)に示すように、指数函数的に上界する。そして、時期は3になるとヒステリシス幅をするがっファ59の出力レベルは、第5図(d)に示すように、時期は3で"L"レベルから、同パッファ59の出力レベルは、第5図(d)に示すように、時期は3で"L"レベルから、同パッファ59の出力とベルは、第5図(d)に示すように、時期は3で"L"レベルから、同パッファ59の出力とベルにある。すると、DFF57のD人力端とナンドゲート58の一方の人力竭も"H"

- 16 -

うに、"L"レベルから"H"レベルにラッチされることになる。つまり、この発展回路は電板投入時から安定動作時にその動作モードが切換えられることになる。

この安定動作時には、上述のようにDFF36のQ出力増が「H"レベル、で出力治が「L"レベルにつき、電流倒限業子3(第1回参照)を構成する4個のMOSトランジスタのうちのPーMOS53とNーMOS55とがオンとなり、PーMOS53とNーMOS56がオフとなる。安定動作時にオンとなるPーMOS53とNーMOS56は、上記(2)式に示すようにその動和領域における電流銀力が、電源投入時にオンとなるPーMOS56に比し少ないので、安定動作時における発受回路の消費電流は、こことになる。

以上説明したように、第2英語例においても、 前記第1実施列と同様に、電源投入時には通常通



うの発展回路電流を適出することにより発援治力 の立上の時間を短離しながら、安定動作時には最 小路流で動作させることができるので、消費電流 の節減を図ることができる。

なお、上記各変権例においては、発援動作が変 定したとの判断動作を、制御回路4の計時出力に より行なっているが、これは周被数等の発展波形 そのものを計測しても良いことは言うまでもない。 【発明の効果】

以上述べたように本発明によれば、帰還回路に 圧電素子を有する発質回路にごく僅かなディジタ ル回路を付加するのみで、低消費電流化と早い立 上り時間を併せ有する発展回路を提供することが できるという顕著な効果が発揮される。

4. 図面の簡単な説明

第1図は、水元明に係る発展回路の概念図、 第2図、第3図は、水発明の第1支施例を示す 発展同路の回路図と、その各部のタイミングチャ ート、

第4図。第5図は、本発明の第2実施例を示す

発達回路の直路図と、その各部のタイミングデャートである。


3 ------- 電流伺服業子


4 …… - 刺邻回路

20……CMOSインバータ測路


特許出却人 オリンパス光学工業株式会社 代 理 人 藤 川 七 郎

- 20 -






第2図



第4図



第 5 図

